半导体工艺用合成石英材料

应用

半导体沉积工艺

不同材料的薄膜沉积是半导体生产工艺中的一个最关键的步骤。向三维的不断集合对沉积工艺提出了新的并越来越具有挑战性的要求。尤其是整个晶圆的均匀性以及在3D结构上纳米级均匀沉积材料的能力,是半导体制造设备新发展和需求的关键驱动因素。

现代沉积工艺面临的挑战是层、温度及气流的均匀性。避免颗粒产生和工艺污染以实现高工艺良率的需要也极为重要。

为了解决过程中均匀性的挑战,控制温度和气流量至关重要。气体流量由具有严格尺寸公差和优化设计的石英管控制。所以如果要更好的进行热管理,贺利士提供一 种独有的不透明材料方案

等离子沉积过程中颗粒产生的一个主要原因与石英材料中的气泡含量有关。贺利氏研发了多种低气泡含量的材料组合,助力您迎接这一挑战。

在半导体制造中,由于晶体管尺寸的缩小,石英制品中的杂质已成为越来越受关注的问题。贺利氏提供高纯度天然及合成石英材料及其制品解决方案。

半导体刻蚀工艺

Etching

除光刻和沉积工艺之外,半导体器件制造链最关键的工艺之一是刻蚀。对于目前越来越多半导体器件的3D集成,特别是DRAM和NAND Flash,等离子蚀刻工艺是实现更高集成密度和更小工艺结点的关键工艺。在领先加工工艺中要求刻蚀结构的水平尺寸与刻蚀深度有高的纵横比。

对于单晶圆等离子体蚀刻工艺来说,要求是相通的。尤其是整个晶圆区域的均匀性是影响半导体芯片制造商产品成品率的关键点。在各个方向(各向同性)而不仅仅是一个方向(各向异性)选择性刻蚀一种材料的能力正在成为一种重要的工艺要求,特别是在多层NAND闪存器件的制造过程中。

维护的时间会影响刻蚀和灰化工具的正常运行时间。工具停机维护的一个主要原因是颗粒数量超过了预设的阈值。石英制品内的气泡是等离子蚀刻过程中颗粒产生的原因。由于工艺节点越先进对颗粒的尺寸和数量要求越严格,因此大家对这个问题的关注日益增加。 贺利氏一直致力于研发相对经济的低气泡材料,以专门应对这一挑战。

微光刻

Microlithography

随着集成电路的发明(半导体芯片),微光刻成为电子设备制造产业链的关键工序。在该工序中,通过利用光将光罩(掩模)的微小结构成像到已涂覆光刻胶的晶圆上,从而形成硅或其它半导体材料的内部结构。 在显影后,此光刻胶充当局部改变半导体电子性能所需后续工艺的模板(如掺杂和蚀刻)。 这种晶圆的功能化是在芯片上形成所有电子单元(晶体管、电容、...)的基础。

集成电路持续小型化的发展趋势(摩尔定律)要求掩模以接近理论极限的最小像差极其精确地光学成像至晶圆之上。 高端芯片最微小的结构只有不到所用波长十分之一的宽度。 对此类投影光学器件模块(s. 照片)的光学设计和制造是光学所面临的最大挑战。

除了光学器件的质量,成像波长还发挥着至关重要的作用。 因为随着所需成像结构的最小特征尺寸的变小,光刻所用波长也随之缩短,所以现代半导体芯片的制造采用具有193 nm波长的ArF准分子激光作为光源(深紫外: DUV))。

因为合成熔融石英完美满足无像差深紫外光学系统的上述需求,所以它是用于微光刻光学器件的首选光学材料。 合成熔融石英具有极高的深紫外光透射率和低吸收率,因此不会出现由透镜升温造成的图像缺陷。 它可以按照具有卓越的光学3D均匀性(低的折射率变化)和可忽略的应力双折射等特性的要求来生产。 对光学材料的额外要求是其对紫外线辐射的耐久性。 虽然微光刻步进机所使用的脉冲能量密度相对较低(< 1 mJ/cm²),但只有优化过的熔融石英型号才能在工作约10年的预期寿命中保持其优异的初始性能。

关于光致损伤的更多信息

更多信息和联系方式