不同膜种的薄膜沉积是半导体生产工艺中的一个非常关键的步骤。向三维的不断整合对沉积工艺提出了崭新的并日趋具有挑战性的要求。尤其是整个晶圆的均匀性以及在3D结构上纳米级均匀沉积反应物的能力，是半导体制造设备不断进化和技术要求的关键驱动因素。
现代沉积工艺面临的挑战来自于膜层、温度及气流的均匀性等方面。避免颗粒产生和工艺污染以实现高工艺良率的需要也极为重要。
为了解决各种工艺中均匀性的挑战，控制温度和气流量至关重要。气体流量由具有严格尺寸公差和优化设计的石英管控制。所以如果要更好的进行热管理，贺利氏向您提供一 种独特的不透明材料方案 。
等离子沉积过程中颗粒产生的一个主要原因与石英材料中的气泡含量息息相关。贺利氏则研发了多种低气泡含量的材料组合，助力您迎接这一挑战。
在半导体制造过程中，由于晶体管尺寸的缩小，石英制品中杂质含量的高低已成为越来越受关注的问题。贺利氏向您提供高纯度天然石英及合成石英材料及其制品解决方案。
除了光刻和沉积工艺，半导体制造环节中关键的工艺之一便是蚀刻。对于目前在立体集成度上要求越来越高的半导体器件，尤其是对DRAM和NAND闪存器件而言，等离子蚀刻工艺是实现更高集成密度和缩小特征尺寸的关键工艺。在前沿先进工艺中，蚀刻结构的横向尺寸和蚀刻深度之间需要高纵横比。
对于单晶片等离子蚀刻工艺而言，工艺要求是多方位的，对于晶圆制造厂来说，其中会影响芯片成品良率的较为关键的一点是整个晶片蚀刻程度的均匀性；在制造多层的NAND闪存器件的过程中，针对目标材料的各向异性蚀刻正在成为一个愈发重要的工艺要求。
维护保养的间隔将影响到您蚀刻与灰化机台设备的上线时数。而导致工具停机维护的一个主要原因是颗粒物水平超过了预定义的阈值。在等离子体蚀刻过程中，石英器皿内的气泡会促使粒子的生成。随着芯片制造工艺节点的不断缩小，可接受的颗粒物尺寸和数目也研发严苛，这是一个日益受到关注的问题。
贺利氏公司一直致力于开发具有成本效益的低气泡材料，以应对这一挑战。
随着集成电路的发明（半导体芯片），微光刻成为电子设备制造产业链的关键工序之一。在该工序中，通过利用光将光罩（掩模）的微小结构成像到已涂覆光刻胶的晶圆上，从而形成硅或其它半导体材料的内部结构。 在显影后，此光刻胶充当局部改变半导体电子性能所需后续工艺的模板（如掺杂和蚀刻）。 这种晶圆的功能化是在芯片上形成所有电子单元（晶体管、电容、...）的基础。
集成电路持续小型化的发展趋势（摩尔定律）要求掩模以接近理论极限的最小像差极其精确地光学成像至晶圆之上。 高端芯片微小的结构只有不到所用波长十分之一的宽度。 对此类投影光学器件模块（s. 照片）的光学设计和制造是光学所面临的重要挑战。
除了光学器件的质量，成像波长还发挥着非常重要的作用。 因为随着所需成像结构的最小特征尺寸的变小，光刻所用波长也随之缩短，所以现代半导体芯片的制造采用具有193 nm波长的ArF准分子激光作为光源（深紫外： DUV））。
因为合成熔融石英完美满足无像差深紫外光学系统的上述需求，所以它是用于微光刻光学器件的优选光学材料。 合成熔融石英具有非常高的深紫外光透射率和低吸收率，因此不会出现由透镜升温造成的图像缺陷。 它可以按照具有优秀的光学3D均匀性（低的折射率变化）和可忽略的应力双折射等特性的要求来生产。 对光学材料的额外要求是其对紫外线辐射的耐久性。 虽然微光刻步进机所使用的脉冲能量密度相对较低（< 1 mJ/cm²），但是优化过的熔融石英型号能在工作约10年的预期寿命中保持其优秀的初始性能。
更多信息和联系方式
